PAT-NO:

JP411054758A

DOCUMENT-IDENTIFIER: JP 11054758 A

TITLE:

SEMICONDUCTOR INTEGRATED CIRCUIT

DEVICE AND MANUFACTURE

THEREOF

PUBN-DATE:

February 26, 1999

INVENTOR-INFORMATION:

NAME

WAKAHARA, YOSHIFUMI

TAMAOKI, YOICHI

ASSIGNEE-INFORMATION:

NAME

HITACHI LTD

COUNTRY

N/A

APPL-NO: JP09207490

APPL-DATE:

August 1, 1997

INT-CL (IPC): H01L029/786, H01L029/78

ABSTRACT:

PROBLEM TO BE SOLVED: To enable carriers of reverse polarity generated by impact ionization and staying in a channel region to flow away completely from a MISFET region.

SOLUTION: An N-channel MISFET Qn and a P-channel MISFET Qp are formed on an SOI substrate 1 composed of a support substrate 1a, a buried oxide layer 1b, and a silicon layer 1c, a field insulating film 2a is formed on the main

05/23/2003, EAST Version: 1.03.0002

surface of the silicon layer 1c so as to reach the buried oxide layer 1b, a field insulating film 2b is formed on the main surface of the silicon layer 1c so as not to reach the oxide layer 1b, and an impurity semiconductor region 14 acting as a back gate is provided to the support substrate la which includes an interface region between the buried oxide layer 1b under the field insulating film 2b and the support substrate 1a. The impurity semiconductor region 14 is connected to a back gate electrode 12d formed in an connection hole 11d bored in the interlayer insulating film 10, the field insulating film 2a, and the buried oxide layer 1b, and a negative potential is applied to the semiconductor region 14.

COPYRIGHT: (C)1999, JPO

A ...

05/23/2003, EAST Version: 1.03.0002

特開平11-54758

(43)公開日 平成11年(1999) 2月26日

(51) Int.Cl.⁶

H01L 29/786

29/78

識別記号

FΙ

H01L 29/78

621

301X

626B

審査請求 未請求 請求項の数7 OL (全 18 頁)

(21)出願番号

(22)出顧日

特顧平9-207490

平成9年(1997)8月1日

(71)出顧人 000005108

株式会社日立製作所

東京都千代田区神田駿河台四丁目6番地

(72)発明者 若原 ▲祥▼史

東京都青梅市今井2326番地 株式会社日立

製作所デバイス開発センタ内

(72)発明者 玉置 詳一

東京都青梅市今井2326番地 株式会社日立

製作所デバイス開発センタ内


(74)代理人 弁理士 筒井 大和

(54) 【発明の名称】 半導体集積回路装置およびその製造方法

(57)【要約】

【課題】 インパクトイオン化で発生するチャネル領域 に滞留する逆極性キャリアをMISFETの領域外にほ ぼ完全に逃がす。

【解決手段】 支持基体1a、埋め込み酸化層1bおよびシリコン層1cからなるSOI基体1にnチャネルMISFETQnおよびpチャネルMISFETQpが形成され、シリコン層1cの主面に埋め込み酸化層1bに達するフィールド絶縁膜2aおよび埋め込み酸化層1bに達しないフィールド絶縁膜2bを形成し、フィールド絶縁膜2bの下層の埋め込み酸化層1bと支持基体1aとの界面領域を含む支持基体1aにバックゲートとして作用する不純物半導体領域14を設ける。不純物半導体領域14は、層間絶縁膜10、フィールド絶縁膜2aおよび埋め込み酸化層1bに開口された接続孔11dに形成されたバックゲート電極12dに接続され、負電位が印加される。



【特許請求の範囲】

【請求項1】 半導体材料からなる支持基体と、前記支持基体上に形成された埋め込み酸化層と、前記埋め込み酸化層上に形成されたシリコン層とからなるSOI基体に形成されたMISFETを含む半導体集積回路装置であって、

前記シリコン層の主面には、前記埋め込み酸化層に達する第1の分離領域と、前記埋め込み酸化層には達しない第2の分離領域とが形成され、

前記第2の分離領域の下層の、前記埋め込み酸化層との 10 境界領域を含む前記支持基体に、不純物半導体領域が形 成されていることを特徴とする半導体集積回路装置。

【請求項2】 請求項1記載の半導体集積回路装置であって、

前記不純物半導体領域は、前記第2の分離領域下部の前記シリコン層に前記埋め込み酸化層を介して電界を印加するバックゲートとして作用するものであることを特徴とする半導体集積回路装置。

【請求項3】 請求項1または2記載の半導体集積回路 装置であって、

前記不純物半導体領域は、前記第2の分離領域および前記第1の分離領域の下層の前記埋め込み酸化層との境界領域を含む前記支持基体に電気的に接続された状態で形成され、前記第1の分離領域および前記埋め込み酸化層に開口された接続孔に形成された導電部材を介して電圧が印加されるものであることを特徴とする半導体集積回路装置。

【請求項4】 請求項1、2または3記載の半導体集積 回路装置であって、

前記不純物半導体領域に印加される電圧は、前記MIS 30 FETのキャリアと逆極性のキャリアが、前記第2の分離領域下部の前記シリコン層に引き寄せられる方向の極性であることを特徴とする半導体集積回路装置。

【請求項5】 請求項1、2、3または4記載の半導体 集積回路装置であって、

前記第1および第2の分離領域は、LOCOS法によるフィールド絶縁膜である第1の構成、

前記第1の分離領域はメサ形分離構造であり、前記第2 の分離領域は浅溝分離構造である第2の構成、

の何れかの構成を有するものであることを特徴とする半 40 導体集積回路装置。

【請求項6】 半導体材料からなる支持基体と、前記支持基体上に形成された埋め込み酸化層と、前記埋め込み酸化層上に形成されたシリコン層とからなるSOI基体に形成されたMISFETを含む半導体集積回路装置の製造方法であって、

(a) 前記SOI基体の前記シリコン層上にシリコン窒 化膜を堆積し、前記埋め込み酸化層に達する第1の分離 領域が形成される領域の前記シリコン窒化膜をエッチン グして除去した後、前記シリコン窒化膜をマスクとして 50 2 前記シリコン層を選択的に酸化し、第1酸化膜を形成する工程、

- (b) 前記シリコン窒化膜および前記第1酸化膜上にレジストを形成し、接続孔が開口される前記第1の分離領域および前記埋め込み酸化層には達しない第2の分離領域が形成される領域の前記レジストが除去されるように前記レジストをパターニングし、前記レジストをマスクとして前記シリコン窒化膜をパターニングするとともに、不純物をイオン注入し、前記支持基体に不純物半導体領域を形成する工程、
- (c)前記レジストを除去し、前記シリコン窒化膜をマスクとして前記シリコン層を選択的に酸化し、前記第1酸化膜をさらに厚膜化して前記第1の分離領域を形成するとともに、前記第2の分離領域を形成する工程、
- (d) 前記シリコン窒化膜を除去し、前記SOI基体にMISFETを形成した後、前記第1の分離領域および前記埋め込み酸化層を含む絶縁層に前記接続孔を開口し、前記接続孔を介して前記不純物半導体領域に電気的に接続される導電部材を形成する工程、
- 20 を含むことを特徴とする半導体集積回路装置の製造方法。

【請求項7】 半導体材料からなる支持基体と、前記支持基体上に形成された埋め込み酸化層と、前記埋め込み酸化層上に形成されたシリコン層からなるSOI基体に形成されたMISFETを含む半導体集積回路装置の製造方法であって、

- (a) 前記SOI基体の前記シリコン層に前記埋め込み 酸化層に達する第1の溝を形成し、前記シリコン層に前 記埋め込み酸化層に達しない第2の溝を形成する工程、
- (b)前記SOI基体の全面にシリコン酸化膜を堆積し、前記シリコン酸化膜をエッチバックまたはCMP法により研磨して前記第1および第2の溝以外の領域の前記シリコン酸化膜を除去し、第1および第2の分離領域を形成する工程、
- (c)前記SOI基体上にレジストを形成し、接続孔が開口される前記第1の分離領域および前記第2の分離領域が形成される領域の前記レジストが除去されるように前記レジストをパターニングし、前記レジストをマスクとして不純物をイオン注入し、前記支持基体に不純物半導体領域を形成する工程、
- (d) 前記SOI基体にMISFETを形成した後、前記第1の分離領域および前記埋め込み酸化層を含む絶縁層に前記接続孔を開口し、前記接続孔を介して前記不純物半導体領域に電気的に接続される導電部材を形成する工程、

を含むことを特徴とする半導体集積回路装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体集積回路装

3

置およびその製造技術に関し、特に、SOI (Silicon On Insulator) 基体に形成されたMISFETを含む半導体集積回路装置に適用して有効な技術に関するものである。

[0002]

【従来の技術】SOI技術を用いた基板上に形成されるMISFETは、たとえば、昭和59年11月30日、株式会社オーム社発行、「LSIハンドブック」、p388~p390に記載されているように、単結晶シリコン基板上に形成されたシリコン酸化膜等からなる絶縁層10上に、アイランド状に形成されたシリコン膜、あるいは、埋め込み絶縁層に完全に達する素子分離領域により規定されたシリコン膜に形成される。すなわち、従来技術においては、SOI基板に形成されたMISFETは、基板および他のMISFETから完全に電気的に分離された状態で形成される。このように、MISFETが完全に電気的に孤立した状態に置かれるため、浮遊容量を低減し、MISFETの高速動作を確保することが可能となる。

【0003】しかし、MISFETが動作することによ 20 りインパクトイオン化が発生し、これによりMISFE Tの動作キャリアと逆極性のキャリアが発生する。MISFETが完全に電気的に絶縁されているため、この逆極性キャリアが素子領域の外部に拡散することがなく、MISFETのチャネル領域に滞留して、チャネル領域の電位を不安定にし、ドレイン耐圧の低下、ドレイン電流の経時変化あるいはDRAMのリフレッシュ時間の減少等、製品適用上不利となる現象を生じ、好ましくない。このような現象は、特にソースドレインの不純物領域を空間的に急峻に形成することが可能な、また、ホッ 30 トキャリアの発生しやすい のチャネルMISFETにおいて顕著である。この場合、滞留する逆極性キャリアは正孔となる。

【0004】したがって、インパクトイオン化により生じた逆極性キャリアを除去できる技術が望まれているが、このような逆極性キャリアの除去を可能とする技術の一つとして、W.Chen, et al. 著「Suppression of SOI Floating-body Effect by Linked-body Structure」、Symposium on VLSI Technology Digest of Technical Papers, p92, 1996 に記載されている技術が知られている。

【0005】すなわち、前記文献に記載された技術は、SOI基板上に形成されたnチャネルMISFETを分離する素子分離領域をLOCOS (Local Oxidation of Silicon) 法を用いて形成し、このLOCOS分離膜を、SOI基板の埋め込み酸化層に達しないように薄く形成して、LOCOS分離膜と埋め込み酸化層との間にシリコン膜を残すようにしたものである。これにより、滞留した正孔をLOCOS分離膜と埋め込み酸化層との間のシリコン膜を通して外部に逃すことができ、安定な 50

トランジスタの動作を確保しようとしたものである。 【0006】

【発明が解決しようとする課題】しかし、前記文献に記載の技術では、以下のような問題があることを本発明者 らは認識した。

【0007】すなわち、前記文献に記載のnチャネルMISFETは、完全に電気的に絶縁されたSOI・MISFETに比較して若干の特性の改善が見られるものの、SOI基体でない単結晶シリコン上に形成されたMISFET (バルクMISFET) に比較すれば、その特性は十分に満足できるものではなく、未だ動作が不安定である。たとえば、前記文献記載のnチャネルMISFETの耐圧は、バルクMISFETに比較して0.5V程度低い。

【0008】このように、前記文献に記載の技術では、 十分にMISFETの安定化を図ることができないの は、滞留した正孔を完全に外部に逃すことができていな いためであると発明者らは検討の結果認識した。

【0009】本発明の目的は、SOI基体に形成された MISFETのインパクトイオン化の結果発生し、チャ ネル領域に滞留する逆極性キャリアをMISFETの領 域外にほぼ完全に逃がすことができる技術を提供することにある。

【0010】本発明の他の目的は、SOI基体に形成されたMISFETのチャネル領域の電位を安定化し、ドレイン耐圧を向上し、ドレイン電流の経時変化を防止し、あるいはDRAMのリフレッシュ時間の減少を防止して、半導体集積回路装置の性能を向上することにある

〇 【0011】本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

[0012]

【課題を解決するための手段】本願において開示される 発明のうち、代表的なものの概要を簡単に説明すれば、 次のとおりである。

【0013】(1)本発明の半導体集積回路装置は、半導体材料からなる支持基体と、支持基体上に形成された埋め込み酸化層と、埋め込み酸化層上に形成されたシリコン層とからなるSOI基体に形成されたMISFETを含む半導体集積回路装置であって、シリコン層の主面には、埋め込み酸化層に達する第1の分離領域と、埋め込み酸化層には達しない第2の分離領域とが形成され、第2の分離領域の下層の埋め込み酸化層との境界領域を含む支持基体に、不純物半導体領域が形成されているものである。

【0014】また、前記不純物半導体領域は、第2の分離領域下部のシリコン層に埋め込み酸化層を介して電界を印加するバックゲートとして作用するものである。

【0015】このような半導体集積回路装置によれば、

その下部にシリコン層が残っている第2の分離領域の下 層の支持基体に不純物半導体領域を形成するため、これ を第2の分離領域下部のシリコン層に電界を印加するバ ックゲートとして作用させることができ、バックゲート の作用による電界によって、第2の分離領域下部のシリ コン層に逆極性キャリアを誘起することができる。

【0016】このような逆極性キャリアを第2の分離領 域下部のシリコン層に誘起することによって、当該領域 の抵抗を下げることができ、抵抗値の低い当該領域を通 って、MISFETのチャネル領域に滞留した逆極性キ ャリアをMISFETの領域外に効果的に逃すことがで きる。これにより、MISFETのチャネル領域の電位 を安定化し、ドレイン耐圧を向上し、ドレイン電流の経 時変化を防止し、あるいはDRAMのリフレッシュ時間 の減少を防止して、半導体集積回路装置の性能を向上す ることができる。

【0017】なお、不純物半導体領域は、第2の分離領 域の下層のみならず、第1の分離領域の下層の支持基体 に形成されても良く、この場合、第2の分離領域の下層 の不純物半導体領域と第1の分離領域の下層の不純物半 20 導体領域とは電気的に接続され、第1の分離領域および 埋め込み酸化層に開口された接続孔に形成された導電部 材を介して電圧を印加することができる。

【0018】このような半導体集積回路装置によれば、 第1の分離領域は埋め込み酸化層に接しているため、バ ックゲートの引き出しのため接続孔を第1の分離領域に 「形成する場合には、接続孔に形成される導電部材とシ リコン層とは接触することなく、すなわち、MISFE Tと導電部材とは電気的に完全に分離された状態とすす ことができ、MISFETになんら影響を与えることな 30 くバックゲートへの給電を行うことができる。

【0019】また、不純物半導体領域に印加される電圧 は、MISFETのキャリアと逆極性のキャリアが、第 2の分離領域下部のシリコン層に引き寄せられる方向の 極性とすることができる。 すなわち、MISFETがn チャネルMISFETである場合には、インパクトイオ ン化により発せするキャリアは正孔であり、この正孔を 引き寄せる電位である負電位を印加することができる。 pチャネルM I SFETの場合はこの逆である。

【0020】また、本発明の半導体集積回路装置は、第 40 1および第2の分離領域をLOCOS法によるフィール ド絶縁膜とすることができ、また、第1の分離領域をメ サ形分離構造とし、第2の分離領域を浅溝分離構造とす ることができる。

【0021】第1の分離領域をメサ形分離構造とし、第 2の分離領域を浅溝分離構造とする場合には、微細加工 を容易にし、半導体集積回路装置の高集積化を図ること が可能となる。

【0022】(2)本発明の半導体集積回路装置の製造

法であって、(a)SOI基体のシリコン層上にシリコ ン窒化膜を堆積し、第1の分離領域が形成される領域の シリコン窒化膜をエッチングして除去した後、シリコン 窒化膜をマスクとしてシリコン層を選択的に酸化し、第 1酸化膜を形成する工程、(b)シリコン窒化膜および 第1酸化膜上にレジストを形成し、接続孔が開口される 第1の分離領域および第2の分離領域が形成される領域 のレジストが除去されるようにレジストをパターニング し、レジストをマスクとしてシリコン窒化膜をパターニ ングするとともに、不純物をイオン注入し、支持基体に 不純物半導体領域を形成する工程、(c)レジストを除 去し、シリコン窒化膜をマスクとしてシリコン層を選択 的に酸化し、第1酸化膜をさらに厚膜化して第1の分離 領域を形成するとともに、第2の分離領域を形成する王 程、(d)シリコン窒化膜を除去し、SOI基体にMI SFETを形成した後、第1の分離領域および埋め込み 酸化層を含む絶縁層に接続孔を開口し、接続孔を介して 不純物半導体領域に電気的に接続される導電部材を形成 する工程を含むものである。

6

【0023】このような半導体集積回路装置の製造方法 によれば、前記(1)記載の半導体集積回路装置のう ち、第1および第2の分離領域をLOCOS法によるフ ィールド絶縁膜とする半導体集積回路装置を製造するこ とができる。

【0024】また、本発明の半導体集積回路装置の製造 方法は、前記(1)記載の半導体集積回路装置の製造方 法であって、(a)SOI基体のシリコン層に埋め込み 酸化層に達する第1の溝を形成し、シリコン層に埋め込 み酸化層に達しない第2の溝を形成する工程、(b)S OI基体の全面にシリコン酸化膜を堆積し、シリコン酸 化膜をエッチバックまたはCMP法により研磨して第1 および第2の溝以外の領域のシリコン酸化膜を除去し、 第1および第2の分離領域を形成する工程、(c)SO I基体上にレジストを形成し、接続孔が開口される第1 の分離領域および第2の分離領域が形成される領域のレ ジストが除去されるようにレジストをパターニングし、 レジストをマスクとして不純物をイオン注入し、支持基 体に不純物半導体領域を形成する工程、(d)SOI基 体にMISFETを形成した後、第1の分離領域および 埋め込み酸化層を含む絶縁層に接続孔を開口し、接続孔 を介して不純物半導体領域に電気的に接続される導電部 材を形成する工程を含むものである。

【0025】このような半導体集積回路装置の製造方法 によれば、前記(1)記載の半導体集積回路装置のう ち、第1の分離領域をメサ形分離構造とし、第2の分離 領域を浅溝分離構造とする半導体集積回路装置を製造す ることができる。

[0026]

【発明の実施の形態】以下、本発明の実施の形態を図面 方法は、前記(1)記載の半導体集積回路装置の製造方 50 に基づいて詳細に説明する。なお、実施の形態を説明す るための全図において、同一の部材には同一の符号を付 し、その繰り返しの説明は省略する。

【0027】(実施の形態1)図1は、本発明の一実施 の形態である半導体集積回路装置の一例を示した平面図 であり、図2は、図1におけるII-II 線断面図である。 なお、図1では、図面を見やすくするため、一部の部材 を破線で表し、また一部の部材を省略している。

【0028】本実施の形態1の半導体集積回路装置は、 支持基体1a、埋め込み酸化層1bおよびシリコン層1 cからなるSOI基体1にnチャネルMISFETQn 10 およびpチャネルMISFETQpが形成されたもので ある。

【0029】支持基体1aは、たとえばリン(P)を4 ×10¹⁵個/cm³ 程度含んだn形の単結晶シリコン (Si)からなる。埋め込み酸化層1bは、たとえばシ リコン酸化膜とすることができ、その膜厚は、たとえば 0.3 mとすることができる。シリコン層1 cは、たと えばリンを4×1015個/cm3 程度含んだn形の単結 晶シリコンとすることができ、その膜厚は、たとえば0. 14μmとすることができる。なお、SOI基体1は、 たとえば公知のSIMOX(Separation by Implanted Oxygen)法、FIPOS (Full Isolation by Porous O xidized Silicon) 法、アモルファスシリコンあるいは 単結晶シリコンの薄膜を熱等のエネルギで再結晶化させ る堆積膜再結晶化法、またはシリコン基板上のスピネル 構造上にエピタキシャル膜を堆積させるエピタキシャル 堆積法等により形成することができる。

【0030】シリコン層1cの主面には、埋め込み酸化 層1 bに達するフィールド絶縁膜2 a と埋め込み酸化層 1 bに達しないフィールド絶縁膜2 bとが形成されてい 30 る。フィールド絶縁膜2a, 2bは、たとえばLOCO S (Local Oxidation of Silicon) 法を用いて形成する ことができる。

【0031】 このように、埋め込み酸化層1 bに達する フィールド絶縁膜2aによってnチャネルMISFET QnおよびpチャネルMISFETQpを相互に分離 し、それらMISFETを基板との間においても電気的 に完全に分離することができるため、nチャネルMIS FETQnおよびpチャネルMISFETQpの浮遊容 量を低減して半導体集積回路装置の性能を向上すること 40 ができる。

【0032】また、フィールド絶縁膜2bは埋め込み酸 化層1bに達しないため、その下部にはシリコン層1c の一部を残すことができ、滞留キャリア引き出し層3が 形成することができる。このような滞留キャリア引き出 し層3が形成されているため、後に説明するように、n チャネルMISFETQnのキャリアである電子のイン パクトイオン化により生じた正孔をnチャネルMISF ETQnのチャネル領域外に逃すことができる。

層1cのうちnチャネルMISFETQnが形成されて いる領域にはpウェル4が形成され、pチャネルMIS FETQpが形成されている領域にはnウェル5が形成 されている。pウェル4には、たとえばボロン (B) が、nウェル5には、たとえばリンが導入されている。 【0034】pウェル4のフィールド絶縁膜2bで規定 されたシリコン層1cの主面上には、ゲート絶縁膜6を 介してnチャネルMISFETQnのゲート電極7が形 成され、ゲート電極7の両側のシリコン層1cの主面に はnチャネルMISFETQnのソース・ドレイン領域 として機能する不純物半導体領域8aが形成されてい る。なお、ゲート電極7の下部のpウェル4の領域は、 nチャネルMISFETQnのチャネル領域9となる。 また、ゲート電極7は、層間絶縁膜10に開口された接 続孔11aを介してゲート引き出し電極12aに接続さ れ、不純物半導体領域8aは、層間絶縁膜10に開口さ れた接続孔11bを介してソース・ドレイン電極 (図示 せず) に接続されている。

【0035】ゲート絶縁膜6は、たとえばシリコン酸化 20 膜とすることができ、その膜厚は、たとえば5 nmとす ることができる。ゲート電極7は、n形不純物たとえば リンが高濃度に導入された多結晶シリコン膜とすること ができ、その膜厚は、たとえば0.3μmとすることがで きる。不純物半導体領域8aに導入される不純物は、n 形不純物であり、たとえばヒ素(As)とすることがで きる。また、層間絶縁膜10は、たとえばシリコン酸化 膜とすることができ、ゲート引き出し電極12aおよび ソース・ドレイン電極は、たとえばタングステン

(W)、窒化チタン (TiN)等の金属膜とすることが できるが、タングステン、窒化チタン等をプラグとし、 シリコンあるいは銅が添加されたアルミニウム膜として も良い。

【0036】フィールド絶縁膜2aおよびフィールド絶 縁膜2 bで囲まれた領域には、滞留キャリア引き出し領 域13が形成されている。滞留キャリア引き出し領域1 3は滞留キャリア引き出し層3を介してチャネル領域9 に電気的に接続されている。また、滞留キャリア引き出 し領域13は、層間絶縁膜10に開口された接続孔11 cを介してキャリア引き出し電極12cに接続されてい る。

【0037】 このような滞留キャリア引き出し領域13 にキャリア引き出し電極12cを介して0~3V程度の 電圧を印加することができ、チャネル領域9からインパ クトイオン化により生成した正孔を引き出し、チャネル 領域9に滞留する正孔を逃すことができる。

【0038】また、nチャネルMISFETQnの周辺 のフィールド絶縁膜2 aの下部およびフィールド絶縁膜 2bの下部であって、埋め込み酸化層1bとの界面を含 む支持基体1aに不純物半導体領域14が形成されてい 【0033】フィールド絶縁膜2aで囲まれたシリコン 50 a、不純物半導体領域14は、埋め込み酸化層1bを介

して滞留キャリア引き出し層3に対向して形成されてい るものであり、不純物半導体領域14に負電位を印加す ることができる。すなわち、滞留キャリア引き出し層3 に負電界を及ぼし、バックゲートとして作用させること ができる。

【0039】このように、不純物半導体領域14をバッ クゲートとして作用させ、滞留キャリア引き出し層 3に 負電界を印加することにより、滞留キャリア引き出し層 3に正孔を誘導し、滞留キャリア引き出し層3のシート 抵抗値を低下して、滞留キャリア引き出し層3の正孔導 10 電率を増すことができる。これにより、nチャネルMI SFETQnのチャネル領域9に滞留したインパクトイ オン化による正孔を速やかに滞留キャリア引き出し領域 13に逃すことができ、過剰な滞留キャリアをほぼ完全 に除去することができる。この結果、nチャネルMIS FETQnのチャネル領域9の電位を安定化し、ドレイ ン耐圧の向上、ドレイン電流の経時変化の防止を図っ て、半導体集積回路装置の性能を向上することができ る。また、nチャネルMISFETQnをDRAMの選 択MISFETに適用した場合にはリフレッシュ時間の 20 減少を防止して、半導体集積回路装置の性能を向上する ことができる。

【0040】なお、不純物半導体領域14に印加する電 圧としては、-10V程度を例示することができる。

【0041】不純物半導体領域14に導入される不純物 は、たとえばp形不純物であるボロンとすることができ るが、n形不純物、たとえばリンでも良い。ボロンを用 いる場合には、n形である支持基体1aとの間にp n接 合アイソレーションが形成され、リーク電流を発生しな 11

【0042】不純物半導体領域14は、層間絶縁膜1 0、フィールド絶縁膜2aおよび埋め込み酸化層1bに 開口された接続孔11dを介してバックゲート電極12 dに接続されている。 このようなバックゲート電極12 dを介して不純物半導体領域14に電圧を印加すること ができる。また、接続孔11dは、埋め込み酸化層1b に達するフィールド絶縁膜2aの領域に開口されるた め、バックゲート電極12dがシリコン層1cと接触す ることはなく、nチャネルMISFETQnおよびpチ ャネルMISFETQpを構成するpウェル4およびn 40 ウェル5にショートすることなく不純物半導体領域14 に電圧を印加することができる。

【0043】なお、図1および図2においては、フィー ルド絶縁膜2b、滞留キャリア引き出し領域13および キャリア引き出し電極12cを2箇所設けているが、一 箇所であっても良い。本実施の形態1のように2箇所設 ける場合には、より速やかに過剰な滞留キャリアを除去 することができる。また、バックゲート電極12dは、 フィールド絶縁膜2a下部の不純物半導体領域14に接 続できる領域であれば特に限定されない。

10

【0044】nウェル5が形成されたシリコン層1cの 主面上には、ゲート絶縁膜6を介してpチャネルMIS FETQpのゲート電極7が形成され、ゲート電極7の 両側のシリコン層1cの主面にはpチャネルMISFE TQpのソース・ドレイン領域として機能する不純物半 導体領域8bが形成されている。また、ゲート電極7 は、層間絶縁膜10に開口された接続孔11aを介して ゲート引き出し電極12aに接続され、 不純物半導体領 域8bは、層間絶縁膜10に開口された接続孔11bを 介してソース・ドレイン電極 (図示せず) に接続されて

【0045】ゲート絶縁膜6およびゲート電極7は、前 記したnチャネルMISFETQnの場合と同様である ため説明を省略する。 不純物半導体領域8bに導入され る不純物は、p形不純物であり、たとえばボロンとする ことができる。

【0046】なお、本実施の形態1では、pチャネルM ISFETQpにはフィールド絶縁膜2b、滞留キャリ ア引き出し領域13およびキャリア引き出し電極12c を設けていない。これは、pチャネルMISFETQp の場合には、不純物半導体領域8 b にはボロンが導入さ れているため、不純物半導体領域8bの境界は一般に急 峻でなく、比較的インパクトイオン化の問題が生じにく いためである。しかし、今後の微細化の進展に伴い、p チャネルM I SFETQpについてもインパクトイオン 化が問題となる場合があり、このような場合には、nチ ャネルMISFETQnの場合と同様にフィールド絶縁 膜2b、滞留キャリア引き出し領域13およびキャリア 引き出し電極12cを設けても良い。

30 【0047】次に、図3~図15を用いて本実施の形態 1の半導体集積回路装置の製造方法を説明する。図3~ 図15は、本実施の形態1の半導体集積回路装置の製造 方法の一例を工程順に示した断面図または平面図であ

【0048】まず、支持基体1a、埋め込み酸化層1b およびシリコン層1 cからなるSOI基体1を用意する (図1)。SOI基体1は、たとえばリンを4×10¹⁵ 個/c m³ 程度含んだ n 形の単結晶シリコンに、たとえ ば公知のSIMOX(Separation by Implanted Oxyge n)法、FIPOS (Full Isolation by Porous Oxidiz ed Silicon)法、アモルファスシリコンあるいは単結晶 シリコンの薄膜を熱等のエネルギで再結晶化させる堆積 膜再結晶化法、またはシリコン基板上のスピネル構造上 にエピタキシャル膜を堆積させるエピタキシャル堆積法 等を用いて埋め込み酸化層1bおよびシリコン層1cを 形成して製造することができる。

【0049】次に、SOI基体1の表面に、たとえばC VD (Chemical Vapor Deposition)法によりシリコン窒 化膜15を堆積する(図4)。シリコン窒化膜15の膜

50 厚は、たとえば0.14μmとすることができる。

【0050】次に、フォトレジスト16をシリコン窒化 膜15の表面に形成し、その後、埋め込み酸化層1bに 達する厚いフィールド絶縁膜2aが形成される領域のフ オトレジスト16をパターニングして除去し、このパタ ーニングされたフォトレジスト16ををマスクにしてシ リコン窒化膜15をエッチングし、除去する (図5、図

【0051】次に、フォトレジスト16を除去した後、 シリコン窒化膜15をマスクにしてシリコン層1cを選 択的に酸化し、酸化膜17を形成する(図7)。酸化膜 10 17の膜厚は、たとえば 0.2μ mとする。なお、酸化膜 17は、後にフィールド絶縁膜2aとなるものであり、 この時点では、酸化膜17の最下層は、未だ埋め込み酸 化層1 bには接していない。

【0052】次に、バックゲートとして作用する不純物 半導体領域14が形成される領域を開口したフォトレジ スト18を形成し、フォトレジスト18をマスクとして シリコン窒化膜15をエッチングする(図8、図9)。 なお、ここでは、埋め込み酸化層1bに達しないフィー ルド絶縁膜2bが形成される領域およびフィールド絶縁 20 膜2aが形成される領域の一部の領域が開口されている 例を示しているが、フィールド絶縁膜2aが形成される 領域の全領域を開口するものであっても良い。

【0053】次に、フォトレジスト18をマスクとし て、たとえばボロンをイオン注入し、不純物半導体領域 14を形成する(図10)。ボロンをイオン注入する条 件としては、たとえば、イオンの加速エネルギを160 keV、不純物のドーズ量を2×10¹⁵個/cm² とす ることができる。これにより、不純物半導体領域14を ができる。なお、ここでは注入不純物としてp形不純物 のボロンを例示しているが、支持基体1 a と不純物半導 体領域14とのリークが問題とならない場合には、リン 等のn形不純物でも良い。

【0054】次に、フォトレジスト18を除去した後、 シリコン窒化膜15をマスクにしてシリコン層1cを選 択的に酸化し、フィールド絶縁膜2aおよびフィールド 絶縁膜2bを形成する(図11、図12)。フィールド 絶縁膜2aは、本工程の酸化により酸化膜17の膜厚が さらに厚くなって埋め込み酸化層1bに達することのよ 40 することができる。 り形成され、フィールド絶縁膜2bは、シリコン窒化膜 15により覆われていないシリコン層1cが選択的に酸 化されることにより形成される。フィールド絶縁膜2b の厚さは、たとえば $0.14\mu m$ とすることができる。

【0055】なお、本実施の形態1では、酸化膜17を 形成するためのマスクとして作用するシリコン窒化膜1 5と、フィールド絶縁膜2a, 2bを形成するためのマ スクとして作用するシリコン窒化膜15とを同一のシリ コン窒化膜を用いて形成する場合を例示したが、酸化膜 12

にシリコン窒化膜を堆積してフィールド絶縁膜2a,2 bを形成するためのマスクとしてもよい。

【0056】次に、シリコン窒化膜15をたとえば熱リ ン酸により除去し、フォトレジストをマスクとして、た とえばリンを加速エネルギ20keV、ドーズ量1×1 0¹³個/c m² の条件で注入し、nウェル5を形成す る。また、フォトレジストをマスクとして、たとえばボ ロンを加速エネルギ20keV、ドーズ量2×1013個 /c m² の条件で注入し、pウェル4を形成する。その 後、レジストを除去してSOI基体1の表面を酸化する ことによりゲート絶縁膜6を形成し、ゲート電極7とな る多結晶シリコン膜を堆積してこれをパターニングし、 ゲート電極7を形成する。 さらに、フォトレジストおよ びゲート電極7をマスクとして、たとえばボロンを加速 エネルギ10keV、ドーズ量2×1015個/cm²の 条件で注入し、nウェル5の領域にpチャネルMISF ETQpの不純物半導体領域8bを形成し、また、フォ トレジストおよびゲート電極7をマスクとして、たとえ ばヒ素を加速エネルギ30keV、ドーズ量2×1015 個/cm²の条件で注入し、pウェル4の領域にnチャ ネルMISFETQnの不純物半導体領域8aを形成す る(図13、図14)。ゲート絶縁膜6の膜厚は、たと えば5nmとすることができ、ゲート電極7の膜厚は、 たとえば0.3μmとすることができる。また、ゲート電 極7に含まれる不純物は、たとえばリンとすることがで き、その濃度は、たとえば2×10²⁰個/cm³とする ことができる。

【0057】次に、フォトレジストを除去した後に、S 〇 I 基体 1 に熱処理を施し、イオン注入したヒ素、リン 埋め込み酸化層1bの下の支持基体1aに形成すること 30 あるいはボロン等の不純物を活性化する。熱処理の条件 は、たとえば850℃、10分とすることができる。 【0058】次に、SOI基体1の全面に、シリコン酸 化膜からなる層間絶縁膜10を形成し、層間絶縁膜10 に接続孔11a, 11b, 11c, 11dを形成する (図15)。層間絶縁膜10は、たとえば、CVD法に より、0.9μm程度の被膜を堆積し、これをCMP法を 用いて約0.4μm程度研磨して平坦化することにより形 成することができる。また、接続孔11a, 11b, 1 1c, 11dは、たとえばドライエッチングにより加工

> 【0059】最後に、たとえばタングステン膜を1.5 μm程度堆積し、これをパターニングしてゲート引き出 し電極12a、ソースドレイン電極(図示せず)、キャ リア引き出し電極12c、バックゲート電極12dを形 成して、図1および図2に示す半導体集積回路装置が完

【0060】本実施の形態1の半導体集積回路装置およ びその製造方法によれば、バックゲートとして作用する 不純物半導体領域14を形成し、バックゲート電極12 17を形成した後にシリコン窒化膜15を除去し、新た 50 dを介して負電位を印加することができるため、滞留キ

ャリア引き出し層3の抵抗率を低減してチャネル領域9 に滞留するインパクトイオン化によって発生した正孔を 速やかに滞留キャリア引き出し層3、滞留キャリア引き 出し領域13およびキャリア引き出し電極12cを介し てnチャネルMISFETQnの領域外に逃がすことが できる。この結果nチャネルMISFETQnのチャネ ル領域9の電位を安定化し、ドレイン耐圧の向上、ドレ イン電流の経時変化の防止を図って、半導体集積回路装 置の性能を向上することができる。また、nチャネルM ISFETQnをDRAMの選択MISFETに適用し た場合にはリフレッシュ時間の減少を防止して、半導体 集積回路装置の性能を向上することができる。

【0061】なお、本実施の形態1では、不純物半導体 領域14を、nチャネルMISFETQnの周辺全域に 形成した場合を例示したが、図16に示すように、フィ ールド絶縁膜2bの底部および接続孔11dを形成する に必要な領域にのみ形成することができる。これによ り、不必要に不純物半導体領域14を形成することな く、不純物半導体領域14に印加される電界の影響を最 小限にすることが可能である。

【0062】(実施の形態2)図17は、本発明の他の 実施の形態である半導体集積回路装置の一例を示した断 面図である。

【0063】本実施の形態2の半導体集積回路装置は、 実施の形態1と同様に、支持基体1a、埋め込み酸化層 1bおよびシリコン層1cからなるSOI基体1にnチ ャネルM I SFETQnおよびpチャネルM I SFET Qpが形成されたものであり、実施の形態1におけるフ ィールド絶縁膜2a,2bがメサ形の分離領域19およ って、その他の部材については実施の形態1と同様であ り、詳細な説明は省略する。

【0064】シリコン層1cは、メサ形の分離領域19 により分離され、その主面には、その底部が埋め込み酸 化層1 bに達しない浅溝分離領域20が形成されてい る。メサ形の分離領域19によって分離されているた め、nチャネルMISFETQnおよびpチャネルMI SFETQpは相互に分離され、また、それらMISF ETを基板との間においても電気的に完全に分離するこ とができるため、nチャネルMISFETQnおよびp チャネルMISFETQpの浮遊容量を低減して半導体 集積回路装置の性能を向上することができる。

【0065】また、浅溝分離領域20は埋め込み酸化層 1 bに達しないため、その下部にはシリコン層1 cの一 部を残すことができ、滞留キャリア引き出し層3が形成 することができる。このような滞留キャリア引き出し層 3が形成されているため、nチャネルMISFETQn のキャリアである電子のインパクトイオン化により生じ た正孔をロチャネルMISFETQnのチャネル領域外 に逃すことができるのは実施の形態1と同様である。

14

【0066】なお、支持基体1a、埋め込み酸化層1 b、シリコン層1 c、pウェル4、nウェル5、ゲート 絶縁膜6、ゲート電極7、不純物半導体領域8a,8 b、チャネル領域9、層間絶縁膜10、接続孔11a, 11c, 11d、ゲート引き出し電極12a、キャリア 引き出し電極12c、バックゲート電極12d、滞留キ ャリア引き出し領域13、不純物半導体領域14につい ては、実施の形態1と同様であるため説明を省略する。 【0067】次に、図18~図24を用いて本実施の形 態2の半導体集積回路装置の製造方法を説明する。図1 8~図24は、本実施の形態2の半導体集積回路装置の 製造方法の一例を工程順に示した断面図である。

【0068】まず、実施の形態1と同様にSOI基体1 を用意し、その主面上にシリコン窒化膜21を堆積した 後に、フォトレジスト22をマスクとしてシリコン窒化 膜21をパターニングする(図18)。SOI基休1 は、シリコン窒化膜21は後に説明するCMP研磨の際 のストッパ膜として作用するものであり、その膜厚は、 たとえば140 nmとすることができる。また、シリコ 20 ン窒化膜21のパターニングは、メサ形の分離領域19 となる領域が露出されるように行うものであり、実施の 形態1における図5に対応する。

【0069】次に、フォトレジスト22を除去し、シリ コン窒化膜21をマスクとしてシリコン層1cをエッチ ングする (図19)。この際、エッチングは埋め込み酸 化層1bが露出されるまで行う。これにより、シリコン 層1 cは、アイランド状に形成される。 なお、 エッチン グは公知の異方性エッチング法を用いることができる。 【0070】次に、フォトレジスト23を形成し、フォ び浅溝分離領域20に置き換わったものである。したが 30 トレジスト23を浅溝分離領域20が形成される領域が 開口されるようにパターニングし、フォトレジスト23 をマスクとしてシリコン窒化膜21をエッチングする (図20)。

> 【0071】次に、シリコン窒化膜21をマスクとし て、シリコン層1cをエッチングし、浅溝24を形成す る(図21)。 エッチングには公知の異方性エッチング 法を用いることができる。

【0072】次に、SOI基体1の全面に、たとえばC VD法によりシリコン酸化膜25を堆積する (図2 2)。シリコン酸化膜25の膜厚は、浅溝24を埋め込 むに十分な膜厚であれば良く、たとえば900nmを例 示することができる。

【0073】次に、CMP法により、シリコン酸化膜2 5を研磨して、浅溝24およびシリコン層1cが形成さ れていない領域に埋め込まれるシリコン酸化膜25以外 のシリコン酸化膜25をエッチバックする。 このCMP 研磨の際、シリコン窒化膜21をストッパ層として用い ることができる。これにより過剰な研磨を防止すること ができる。さらに、シリコン窒化膜21を、たとえば熱 50 リン酸で除去し、メサ形の分離領域19および浅溝分離

領域20を形成する(図23)。

【0074】次に、フォトレジストをマスクにして実施 の形態1と同様に、たとえばボロンをイオン注入し、バ ックゲートとして作用する不純物半導体領域14を形成 する。この不純物半導体領域14を形成ためのフォトレ ジストのパターニングは、実施の形態1における図8と 同様にすることができる。

【0075】この後の工程は実施の形態1と同様である ため説明を省略する。

【0076】このような半導体集積回路装置およびその 10 製造方法によれば、実施の形態1において得られる効果 に加え、nチャネルMISFETQnおよびpチャネル MISFETQpを高密度に形成することが可能であ る。これにより、半導体集積回路装置の高集積化に容易 に対応することが可能となる。

【0077】なお、実施の形態1と同様に、pチャネル MISFETQpにも浅溝分離領域20、滞留キャリア 引き出し層3および滞留キャリア引き出し領域13を設 け、インパクトイオン化により生じる電子を外部に逃す ようにしても良い。また、実施の形態1の図16によう 20 に不純物半導体領域を形成しても良い。

【0078】以上、本発明者によってなされた発明を発 明の実施の形態に基づき具体的に説明したが、本発明は 前記実施の形態に限定されるものではなく、その要旨を 逸脱しない範囲で種々変更可能であることは言うまでも ない。

【0079】たとえば、上記実施の形態1,2ではMI SFETのみ有する半導体集積回路装置について説明し たが、バイポーラトランジスタを有するBi-CMOS 構造の半導体集積回路装置に適用しても良い。

[0080]

【発明の効果】本願において開示される発明のうち、代 表的なものによって得られる効果を簡単に説明すれば以 下のとおりである。

【0081】(1) SOI基体に形成されたMISFE Tのインパクトイオン化の結果発生し、チャネル領域に 滞留する逆極性キャリアをMISFETの領域外にほぼ 完全に逃がすことができる。

【0082】(2) SOI基体に形成されたMISFE Tのチャネル領域の電位を安定化し、ドレイン耐圧を向 40 法の一例を工程順に示した断面図である。 上し、ドレイン電流の経時変化を防止し、あるいはDR AMのリフレッシュ時間の減少を防止して、半導体集積 回路装置の性能を向上することができる。

【図面の簡単な説明】

【図1】本発明の一実施の形態である半導体集積回路装 置の一例を示した平面図である。

【図2】図1におけるII-II線断面図である。

【図3】実施の形態1の半導体集積回路装置の製造方法 の一例を工程順に示した断面図である。

【図4】実施の形態1の半導体集積回路装置の製造方法 50 1 SOI基体

の一例を工程順に示した断面図である。

【図5】実施の形態1の半導体集積回路装置の製造方法 の一例を工程順に示した平面図である。

16

【図6】実施の形態1の半導体集積回路装置の製造方法 の一例を工程順に示した断面図であり、図5における01 -01線断面図を示す。

【図7】実施の形態1の半導体集積回路装置の製造方法 の一例を工程順に示した断面図であり、図5における01 -01線断面図を示す。

【図8】実施の形態1の半導体集積回路装置の製造方法 の一例を工程順に示した平面図である。

【図9】実施の形態1の半導体集積回路装置の製造方法 の一例を工程順に示した断面図であり、図8における14 -14線断面図を示す。

【図10】実施の形態1の半導体集積回路装置の製造方 法の一例を工程順に示した断面図であり、図8における 14-14線断面図を示す。

【図11】実施の形態1の半導体集積回路装置の製造方 法の一例を工程順に示した平面図である。

【図12】実施の形態1の半導体集積回路装置の製造方 法の一例を工程順に示した断面図であり、図11におけ る411 -411 線断面図を示す。

【図13】実施の形態1の半導体集積回路装置の製造方 法の一例を工程順に示した平面図である。

【図14】実施の形態1の半導体集積回路装置の製造方 法の一例を工程順に示した断面図であり、図13にお け. 410 -410 線断面図を示す。

【図15】実施の形態1の半導体集積回路装置の製造方 法の一例を工程順に示した断面図であり、図13にお 30 け. 410 -410 線断面図を示す。

【図16】本発明の一実施の形態である半導体集積回路 装置の他の例を示した平面図である。

【図17】本発明の他の実施の形態である半導体集積回 路装置の一例を示した断面図である。

【図18】実施の形態2の半導体集積回路装置の製造方 法の一例を工程順に示した断面図である。

【図19】実施の形態2の半導体集積回路装置の製造方 法の一例を工程順に示した断面図である。

【図20】実施の形態2の半導体集積回路装置の製造方

【図21】実施の形態2の半導体集積回路装置の製造方 法の一例を工程順に示した断面図である。

【図22】実施の形態2の半導体集積回路装置の製造方 法の一例を工程順に示した断面図である。

【図23】実施の形態2の半導体集積回路装置の製造方 法の一例を工程順に示した断面図である。

【図24】実施の形態2の半導体集積回路装置の製造方 法の一例を工程順に示した断面図である。

【符号の説明】

17

1a 支持基体

1 b 埋め込み酸化層

1c シリコン層

2a フィールド絶縁膜

2b フィールド絶縁膜

3 滞留キャリア引き出し層

4 pウェル

5 nウェル

6 ゲート絶縁膜

7 ゲート電極

8 a 不純物半導体領域

8 b 不純物半導体領域

9 チャネル領域

10 層間絶縁膜

11a 接続孔

11b 接続孔

11c 接続孔

11d 接続孔

11b

8b -11b

11b

11b -

18

12a ゲート引き出し電極

12c キャリア引き出し電極

12d バックゲート電極

13 滞留キャリア引き出し領域

14 不純物半導体領域

15 シリコン窒化膜

16 フォトレジスト

17 酸化膜

18 フォトレジスト

10 19 メサ形の分離領域

20 浅溝分離領域

21 シリコン窒化膜

22 フォトレジスト

23 フォトレジスト

24 浅溝

25 シリコン酸化膜

Qn nチャネルMISFET

Qp pチャネルMISFET

図

【図2】

【図1】


図 1

-11b

_11c -Zb




2a: フィールド熱緑膜 2b: フィールド純緑膜 10: 層間絶緑膜 11d: 接続孔



12d: パックゲート電板 14: 不純物半導体領域 Qn:ロチャネルMISFET Qp:ロチャネルMISFET


【図3】

図 3




【図4】

図 4




【図6】




【図5】

図 5




【図8】

⊠ 8




【図7】

図 7




【図9】




【図19】

図 19




【図11】

図 11




【図16】

図 16




【図10】

図 10




【図12】

図 12




【図23】

図 23




【図13】

図 13




【図14】

図 14




【図15】

図 15




【図21】

図 21




【図17】

図 17




【図18】

図 18




【図20】

図 20




【図22】

図 22



【図24】

図 24



【手続補正書】

【提出日】平成9年8月1日

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】図面の簡単な説明

【補正方法】変更

【補正内容】

【図面の簡単な説明】

【図1】本発明の一実施の形態である半導体集積回路装置の一例を示した平面図である。

【図2】図1におけるII-II線断面図である。

【図3】実施の形態1の半導体集積回路装置の製造方法 の一例を工程順に示した断面図である。

【図4】実施の形態1の半導体集積回路装置の製造方法 の一例を工程順に示した断面図である。

【図5】実施の形態1の半導体集積回路装置の製造方法の一例を工程順に示した平面図である。

【図6】実施の形態1の半導体集積回路装置の製造方法の一例を工程順に示した断面図であり、図5におけるVIーVI線断面図を示す。

【図7】実施の形態1の半導体集積回路装置の製造方法の一例を工程順に示した断面図であり、図5におけるVIーVI線断面図を示す。

【図8】実施の形態1の半導体集積回路装置の製造方法の一例を工程順に示した平面図である。

【図9】実施の形態1の半導体集積回路装置の製造方法の一例を工程順に示した断面図であり、図8におけるIX - IX線断面図を示す。

【図10】実施の形態1の半導体集積回路装置の製造方法の一例を工程順に示した断面図であり、図8におけるIX-IX線断面図を示す。

【図11】実施の形態1の半導体集積回路装置の製造方法の一例を工程順に示した平面図である。

【図12】実施の形態1の半導体集積回路装置の製造方法の一例を工程順に示した断面図であり、図11におけるXII -XII 線断面図を示す。

【図13】実施の形態1の半導体集積回路装置の製造方法の一例を工程順に示した平面図である。

【図14】実施の形態1の半導体集積回路装置の製造方法の一例を工程順に示した断面図であり、図13におけるXIV -XIV 線断面図を示す。

【図15】実施の形態1の半導体集積回路装置の製造方法の一例を工程順に示した断面図であり、図13におけるXIV -XIV 線断面図を示す。

【図16】本発明の一実施の形態である半導体集積回路 装置の他の例を示した平面図である。

【図17】本発明の他の実施の形態である半導体集積回 路装置の一例を示した断面図である。

【図18】実施の形態2の半導体集積回路装置の製造方法の一例を工程順に示した断面図である。

【図19】実施の形態2の半導体集積回路装置の製造方法の一例を工程順に示した断面図である。

【図20】実施の形態2の半導体集積回路装置の製造方法の一例を工程順に示した断面図である。

【図21】実施の形態2の半導体集積回路装置の製造方法の一例を工程順に示した断面図である。

【図22】実施の形態2の半導体集積回路装置の製造方法の一例を工程順に示した断面図である。

【図23】実施の形態2の半導体集積回路装置の製造方法の一例を工程順に示した断面図である。

【図24】実施の形態2の半導体集積回路装置の製造方法の一例を工程順に示した断面図である。

【符号の説明】

1 SOI基体

1 a 支持基体

1 b 埋め込み酸化層

1 c シリコン層

2a フィールド絶縁膜

2b フィールド絶縁膜

3 滞留キャリア引き出し層

4 pウェル

5 nウェル

6 ゲート絶縁膜

7 ゲート電極

8 a 不純物半導体領域

8 b 不純物半導体領域

9 チャネル領域

10 層間絶縁膜

11a 接続孔

11b 接続孔

11c 接続孔

11d 接続孔

12a ゲート引き出し電極 12c キャリア引き出し電極

12d バックゲート電極

13 滞留キャリア引き出し領域

14 不純物半導体領域

15 シリコン窒化膜

16 フォトレジスト

17 酸化膜

18 フォトレジスト

19 メサ形の分離領域

20 浅溝分離領域

・ 21 シリコン窒化膜

22 フォトレジスト

23 フォトレジスト

24 浅溝

25 シリコン酸化膜

Qn nチャネルMISFET

Qp pチャネルMISFET